2.1FPGA教學實驗系統系統資源
FPGA教學實驗系統是基于Altera CycloneIV器件而研發的一款數字邏輯（FPGA）創新研發平臺，它可以為研發人員提供以下資源：
基于Altera CycloneIVEP4CE6E22C8N FPGA的核心板
8位用戶自定義按鍵開關
8位用戶自定義撥動開關
8位用戶自定義LED燈顯露
4X4矩陣鍵盤寫入
8位七段數碼管顯露
16X16矩陣點陣顯露
1602LCD字符液晶顯露
12864LCD點陣圖形顯露液晶屏
四向交通燈控制
模型塊
三層
電梯模仿模型塊
直線DC
電機及轉動速度測速控制模型塊
步進電機控制模型塊
8位并行高速ADC變換模型塊
2路8位高速并行DAC變換模型塊
喇叭/蜂鳴器連接口模型塊
VGA控制連接口模型塊
2路串行連接口模型塊
PS2鼠標/鍵盤控制模型塊
電源管理模型塊
2.2FPGA教學實驗系統系統功能
FPGA教學實驗系統是在經過長期用戶需求考察后，集合目前市面上以及實際應用需要，同時兼顧入門學生以及資深研發工程師的應用需求而研發的。就資源而言，它已經涵蓋了基礎模型塊、控制類模型塊、通信類、
單片機控制等方面的內容。
圖2-1FPGA教學實驗系統功能框圖
本節將重點簡介研發系統全部的構成模型塊和各模型塊所在
電子回路板的位置以及各模型塊在系統中所起的作用。
圖2-2FPGA教學實驗系統模型塊構成框圖
|
模型塊位置 |
名稱 |
功能描述 |
|
2 |
Cyclone IVFPGA |
主芯片EP4CE6E22C8N核心板 |
|
輸出顯露模型塊 |
|
15 |
八位七段數碼管 |
應用四位一體的共陰高紅七段數碼管兩個構成八位七段數碼管顯露模型塊，用來實驗中數了的顯露。 |
|
7 |
八位LED燈 |
紅色LED燈，用來二進制數值的顯露 |
|
17 |
16X16矩形點陣 |
16X16點陣。輸出簡便的圖形，經過連續控制可顯露直觀的動態效果。 |
|
1 |
12864圖形點陣LCD |
提供128*64圖形化點陣式液晶顯露 |
|
16 |
1602字符型LCD |
用來字符顯露使用 |
|
用戶寫入模型塊 |
|
8 |
撥動開關 |
能保持高低電平，經過手動控制為系統提供平穩的邏輯信號。 |
|
9 |
按鍵開關 |
不帶自鎖功能的按鍵，經過手動控制為系統提供脈沖信號。 |
|
13 |
4X4矩陣鍵盤 |
4×4鍵盤主要是經過編程完成0～F的寫入，也可以作為一個控制鍵。 |
|
連接口資源 |
|
16 |
VGA連接口 |
經過編程完成VGA顯露輸出 |
|
18 |
PS/2連接口 |
接鼠標、鍵盤，用來二者的控制 |
|
串行連接口 |
提供2路連接PC機的串行口，用來PC機與實驗系統的數值傳輸 |
|
3 |
信號源連接口 |
對晶振實行多級分頻，能同時提供四組不一樣頻率的方波信號供使用者選用。同時提供幅度、頻度可調的模仿信號源供其它模型塊使用。 |
|
功能模型塊單元 |
|
5 |
直線DC電機 |
提供一路速度可控、可測的直線DC電機模型塊 |
|
步進電機 |
提供一路四相位步進最小7.5度步進電機 |
|
喇叭/蜂鳴器 |
經過對其寫入不一樣頻率的信號發聲 |
|
4 |
ADC變換 |
提供一個8通道8位并行ADC變換模型塊 |
|
10 |
DAC變換 |
8位D/A變換芯片，完成D/A功能，經過程序高速連續控制可完成不一樣波動線輸出 |
|
11 |
DAC變換 |
8位D/A變換芯片，完成D/A功能，經過程序高速連續控制可完成不一樣波動線輸出 |
|
6 |
交通燈 |
12個紅黃綠燈交通燈方法排列，可做交通燈或舞臺燈光實驗 |
|
12 |
三層電梯模仿 |
模仿三層電梯的開關門、請求信號等 |
表2-1系統構成部分及其功能描述
2.3 FPGA核心板模型塊說明
本節將重點簡介核心板全部的構成模型塊和各模型塊所在電子回路板的位置以及各模型塊在系統中所起的作用。
HH-FPGA-EP4CE6核心板（正面圖）
圖2-3核心板模型塊位置圖
|
核心板位號 |
名稱 |
功能描述 |
|
U2 |
CycloneIV |
主芯片EP4CE6E22C8N |
|
調節測試連接口 |
|
JP8 |
JTAG調節測試連接口 |
JTAG供用戶下載FPGA代碼，下載配備芯片代碼，就地實時調節測試Nios II CPU，以及運行Quartus II提供的嵌入式邏輯解析儀SignalTap II等； |
|
J2 |
USB調節測試連接口 |
板載USB-BLASTER調節測試器功能； |
|
存儲單元 |
|
U8 |
SDRAM |
8Mbytes SDRAM |
|
U1 |
EPCS4 |
4 Mbits主動串行配備器件 |
|
寫入/輸出設備 |
|
U4 |
晶振 |
高精確度50MHz時鐘源，用戶可以用FPGA內部PLL或分頻器來得到其它頻率的時鐘 |
|
S1 |
復位按鍵 |
該按鍵在調節測試Nios II CPU時，可以作為復位信號，當然也可以由用戶自定義為其它功能寫入 |
|
拓展連接口 |
|
JP1-JP7 |
10芯FPGA I/O寫入輸出插頭座 |
提供七個2.54mm標準間距的十芯連接口供用戶單單獨使用 |
|
電源 |
|
J1 |
直線DC電源寫入 |
直線DC電源適配器插頭座，適配器要求為+5V/1A |
|
U3-U7 |
電源管理 |
負責提供板上所需的5V、3.3V、2.5V、1.2V電壓（V） |
表2-2系統構成部分及其功能描述
下面對板上的各個模型塊及其硬件連接作詳細說明。
2.3.1Cyclone IV EP4CE6E22C8N
HH-FPGA-EP4CE6核心板上應用的FPGA是Altera Cyclone IV EP4CE6E22C8N，這款FPGA的資源特性如下。
6，272 LEs（邏輯單元）
270K total RAM bits
15 Embedded multipliers（18×18硬件乘法器）
2PLLs（鎖相環）
91User I/O pins（用戶可用I/O）
Fineline PGFP144-pin package（封裝）
2.3.2JTAG調節測試連接口
HH-FPGA-EP4CE6核心板上預留有JTAG連接口供用戶下載代碼。JTAG連接口既可以當做核心板FPGA的調節測試/編程連接口，也可以用來對其配備器件實行編程。
核心板上提供JTAG調節測試連接口為如下圖2-4所示的10針插頭座，其每個插針的信號定義見表2-3。
表2-3JTAG插頭座信號定義
注： ‘/’表示該插針沒有任何信號。
2.3.3USB調節測試下載連接口
HH-FPGA-EP4CE6核心板板載USB下載調節測試器，用戶只需要一根USB-B連接線即可完成程序的調節測試和載入。
2.3.4存儲單元模型塊
FPGA配備芯片EPCS4
板上使用的配備芯片為Altera公司生產的串行主動配備芯片EPCS4S08。Altera公司的串行配備器件是業界最低價格的配備器件。功能含有概括在系統編程（ISP）能力和多次編程能力，這種新型串行配備器件作為Cyclone™FPGA器件在大容量（KV）低價格應用領域的完美補充，使得FPGA和配備器件相集合，提供一種盡可能最低價格的完整的可編程片上系統（SOPC）解決方案。EPCS4SI8N器件的型號標識與功能數值如表2-4所示：
表3-3EPCS4器件功能數值
本核心板對其配備芯片EPCS4實行編程可以經過以下方法：
用編程電纜經過核心板上的JTAG調節測試連接口，將QuartusII編譯生成的對應配備器件的.Jic文件實行配備編程。
SDRAM存儲模型塊
核心板的SDRAM為一片3.3V同步動態RAM容量（KV）為4M×16bits的存儲空間。高速度SDRAM和高帶寬數值總線，保證了Nios II CPU可以作業在非常高效的狀態。
2.3.5寫入/輸出設備
晶振
核心板上提供了高精確度、高平穩性50MHz時鐘，該時鐘直接與FPGA的PIN-23（GCLK0）引腳相連。
如果設計人員需要其它頻率時鐘源，可以在FPGA內部實行分頻或運用FPGA內部PLL倍頻等途徑來得到。
復位按鍵
研發板上有一個復位按鍵，位于核心板的左下角。復位按鍵上面的LED為復位指示，當復位按鍵按下時（低電平），LED亮。
復位按鍵連接到FPGA的PIN_24引腳上，可以供研發人員作為Nios II CPU的復位信號。當然也可以作為普通的按鍵來使用。
2.3.6電源管理連接口
核心板單單獨使用時，僅需從Power電源適配器連接口寫入＋5V直線DC電壓（V）即可（核心板的左上角處）。用戶需要特別注意的是，插入電源適配器連接口的插頭必須為內正外負供電極性，如圖2-3示。為了保證系統能夠平穩作業，電源適配器功率（W）最好在5V/1A以上。
